AT89C2051

Opis mikrokontrolera AT89C2051


Obudowa | Opis rejestrów SFR | Wewnętrzna pamięć danych

Obudowa mikrokontrolera AT89C2051



Rejestry SFR

    Podstawowym zadaniem rejestrów SFR jest sterowanie wewnętrznymi układami peryferyjnymi mikrokontrolera np. timerami, akumulatorem, rejestrem wska·nika stanu PSW, portami wej¶ciowo/wyj¶ciowymi (P1.x, P3.x) itd..

Obszar rejestrów SFR umieszczony został w pamięci RAM od adresu 80 H do adresu 0FF H.

Rozmieszczenie i stan pocz±tkowy rejestrów SFR w mikrokontrolerze AT89C2051.

F8

                FF
F0 B               F7
E8                 EF
E0 ACC               E7
D8                 DF
D0 PSW               D7
C8                 CF
C0                 C7
B8 IP               BF
B0 P3               B7
A8 IE               AF
A0                 A7
98 SCON

SBUF

            9F
90 P1               97
88 TCON TMOD TL0 TL1 TH0 TH1     8F
80   SP DPL DPH      

PCON

87






ACC (0E0H) - akumulator

ACC.7 ACC.6 ACC.5 ACC.4 ACC.3 ACC.2 ACC.1 ACC.0




B(0F0H) - akumulator pomocniczy

B.7 B.6 B.5 B.4 B.3 B.2 B.1 B.0




PSW (0D0H) - rejestr wska·ników stanu

CY AC F0 RS1 RS0 OV F1 P

CY - wska·nik przeniesienia

AC - pomocniczy wska·nik przeniesienia

F0 - bit ogólnego zastosowania

RS1, RS0:

            00 - aktywny bank rejestrów 0

            01 - aktywny bank rejestrów 1

            10 - aktywny bank rejestrów 2

            11 - aktywny bank rejestrów 3

OV - wska·nik przepełnienia (mnożenie, dzielenie, dodawanie, odejmowanie)

F1 - bit ogólnego zastosowania

P - wska·nik parzysto¶ci ACC bitów "1"



IP (0B8H) - podstawowy rejestr priorytetów przerwań

-

-

-

PS PT1 PX1 PT0 PX0

PS - bit priorytetu przerwania od ł±cza szeregowego

PT1 - bit priorytetu przerwania od układu licznikowego T1

PX1 - bit priorytetu przerwania zewnętrznego INT1

PT0 - bit priorytetu przerwania od układu licznikowego T0

PX0 - bit priorytetu przerwania zewnętrznego INT0



P3 (0B0H) - rejestr portu P3

P3.7 P3.6 P3.5 P3.4 P3.3 P3.2 P3.1 P3.0

Bit P3.6, nie występuje. Jest wyj¶ciem komparatora o wej¶ciach (+)P1.0 oraz (-)P1.1.



IE (0A8H) - rejestr zezwoleń na przerwania

EA

-

-

ES ET1 EX1 ET0 EX0

                    "0" - blokada przerwania

                    "1" - odblokowanie przerwania

EA - blokada wszystkich przerwań, gdy EA=0, odblokowanie wszystkich przerwań gdy EA=1

ES - ł±cze szeregowe

ET1 - układ licznikowy T1

EX1 - przerwanie zewnętrzne INT1

ET0 - układ licznikowy T0

EX0 - przerwanie zewnętrzne INT0



SCON (98H) - rejestr steruj±cy ł±cza szeregowego

SM0 SM1 SM2 REN TB8 RB8 T1 RI



SBUF (99H) - rejestr danych ł±cza szeregowego



P1 (90H) - rejestr portu P1

P1.7 P1.6 P1.5 P1.4 P1.3 P1.2 P1.1 P1.0



TCON (88H) - rejestr steruj±cy układów licznikowych T0 i T1

TF1 TR1 TF0 TR0 IE1 IT1 IE0 IT0



TMOD (89H) - rejestr steruj±cy trybem pracy układów licznikowych T0 i T1

GATE C/^T M1 M0 GATE C/^T M1 M0

 " ^T " - oznacza negację " T "



TL0 (8AH) - młodszy bajt 16-bitowego układu licznikowego T0



TL1 (8BH) - młodszy bajt układu licznikowego T1



TH0 (8CH) - starszy bajt układu licznikowego T0



TH1 (8DH) - starszy bajt układu licznikowego T1



SP (81H) - wska·nik stosu

SP.7

SP.6

SP.5

SP.4

SP.3

SP.2

SP.1

SP.0



DPL (82H) - młodszy bajt wska·nika danych DPTR



DPH (83H) - starszy bajt wska·nika danych DPTR



PCON (87H) - rejestr steruj±cy prac± mikrokontrolera w trybie zmniejszonego poboru mocy

SMOD

-

-

-

GF1

GF0

PD

IDL



Biografia: Tomasz Starecki "Mikrokontrolery jednoukładowe rodziny 51"




Wewnętrzna pamięć danych

Wewnętrzn± pamięć danych tworz± trzy rozł±czne bloki:

  • 128 bajtów tzw. dolnego obszaru pamięci RAM,
  • 128 bajtów górnego obszaru pamięci RAM,
  • 128 bajtowa przestrzeń adresowa rejestrów specjalnego przeznaczenia okre¶lanych też mianem rejestrów steruj±cych lub rejestrów SFR.

Dostęp do pokrywaj±cych się adresowo rejestrów górnego obszaru pamięci RAM ( od 80H do 0FFH ) i rejestrów SFR uzyskuje się stosuj±c różne tryby adresowania.